taobao集運>電子資料下載>可編程邏輯>FPGA/ASIC>

TTL和CMOS電平與OC和OD的互連規範詳細説明

資料大小： 0.22 MB

所需積分： 0

下載次數：

用户評論： 0條評論，查看

上傳日期： 2021-01-06

上傳者： 易水寒（他上傳的所有資料）

下載地址收藏 (0)

資料介紹

標籤：邏輯電平(42)TTL(314)CMOS(3523)

本篇主要介紹TTL/CMOS電平的互連、OC/OD的互連，其餘單端邏輯電平的互連可參考相關器件規範、電平規範。

1、TTL/CMOS互連

常用的TTL和CMOS電平主要是5VTTL、5VCMOS、3.3VTTL、3.3VCMOS、3.3V/5VTol（輸入時3.3V邏輯電平，但是可以接受5V的信號輸入）等，隨着處理器電壓越來越低，現在1.8VCMOS等低電壓的邏輯電平也越來越普及了。

針對各種單端邏輯電平，只要上一級的輸出電壓不滿足下一級的輸入電壓，就不能直接進行互連，後續會專門介紹邏輯電平的轉換。

2、OC/OD互連

針對OC/OD邏輯門，為了保證輸出高電平的值，必須進行外部上拉處理，上拉電阻的選取可以參考相關總線的標準，也可以參考《I2CBusPullupResistorCalculaTIon》、《ChoosinganAppropriatePull-up/Pull-downResistorforOpenDrainOutputs》等文章。相同電壓的OC/OD邏輯電平可以直接互連，不同電壓的OC/OD需要進行電平轉換，可以採用獨立的MOS管搭建，也可以採用專門的OC/OD總線轉換芯片實現（專用芯片的節本架構也是基於MOS管的，只是多了外圍電路以及一些輔助的功能電路）。下面就針對採用MOS管進行OC/OD電平轉換進行介紹，使用專用芯片進行轉換的方式後續再介紹。

下載地址